قد يلاحظ بعض المستخدمين أن مدير المهام في ويندوز يعرض عددًا أقل من الأنوية مقارنة بالموجود فعليًا في المعالج، مما يثير القلق بشأن أداء الجهاز أو إعداداته. هذه المشكلة لا تعني بالضرورة وجود خلل في المعالج نفسه، بل غالبًا ما تكون مرتبطة بإعدادات النظام أو طريقة عرض البيانات داخل مدير المهام. في هذا الدليل سنوضح الأسباب المحتملة لهذه المشكلة مع خطوات عملية للتأكد من العدد الصحيح للأنوية وحل أي خطأ في العرض.

نصائح سريعة

- قد يعني عرض عدد أنوية أقل في "إدارة المهام" أن المعالج في حالة تعطل تامة ويجب استبداله. ولكن قد تكون المشكلة برمجية بحتة. - يمكن لأداة خارجية لمراقبة وحدة المعالجة المركزية أن تساعد في حل المشكلة أحيانًا. - تحتوي بعض الأنوية الرقمية على عدد أنوية أكثر من الأنوية المادية، مما قد يفسر هذا التباين. عند استخدام معالج اشتريته، تتوقع عادةً أن يعمل كما هو مذكور على العلبة، وخاصةً عدد الأنوية. ولكن إذا أظهر "إدارة المهام" عددًا أقل من الأنوية عن المعتاد، فقد تواجه بعض المشاكل الخطيرة في جهازك. إليك ما عليك فعله.

كيفية التحقق مما إذا كان "إدارة المهام" تُظهر عددًا أقل من الأنوية صحيحًا

في بعض الحالات، من الأفضل التحقق مرة أخرى باستخدام أدوات إضافية لمعرفة ما إذا كانت المشكلة تتعلق بـ"إدارة المهام". هناك بعض الخيارات الممتازة، ولكن ربما يكون أبسطها هو CoreTemp. فهو يزيل الرسومات المعقدة لعرض الأرقام التي تحتاجها. الخطوة 1. انتقل إلى موقع CoreTemp الإلكتروني وانقر على "تنزيل". الخطوة 2. شغّل التطبيق الذي نزّلته. أثناء عملية التثبيت، تأكد من إلغاء تحديد جميع الخيارات باستثناء "إنشاء اختصار على سطح المكتب"، لأنك بذلك تُثبّت برامج غير ضرورية.

إلى الخطوة 3. أكمل التثبيت وافتح التطبيق. يعرض CoreTemp معلمات تشغيل كل نواة. يظهر عدد النوى في أعلى يمين اللوحة، بجوار عدد النوى الرقمية (الخيوط).

الحل 1 - حل مشكلة عرض "إدارة المهام" لعدد أقل من الأنوية عن طريق تفعيل جميع الأنوية

في بعض الحالات النادرة، قد يفرض جهاز الكمبيوتر لديك حدًا أقصى على عدد الأنوية التي سيستخدمها بغض النظر عن حالة وحدة المعالجة المركزية. يمكن التراجع عن هذا من خلال إعدادات التمهيد المتقدمة. الخطوة 1. افتح أداة التشغيل باستخدام "Windows + R" وأدخل "msconfig" ثم اضغط على "Enter".

الخطوة 2. انقر فوق علامة التبويب "التمهيد"، ثم حدد "الخيارات المتقدمة".

إلى الخطوة 3. قم بإلغاء تحديد خيار "عدد المعالجات" واضغط على "موافق".

الخطوة 4. أعد تشغيل الكمبيوتر.

الحل 2 - إعادة ضبط BIOS CMOS

في بعض الحالات، لا يُسجل BIOS نفسه الأنوية، ويمكن حل هذه المشكلة بإعادة الضبط. هناك عدة خيارات، بدءًا من الخيار البرمجي. الخطوة 1. أعد تشغيل الكمبيوتر. عند تشغيله مرة أخرى، اضغط على الزر الظاهر على الشاشة لإعدادات التمهيد المتقدمة. عادةً ما يكون الزر "Delete" أو "Escape" أو أحد مفاتيح F (F11 أو F12). الخطوة 2. تختلف قائمة BIOS باختلاف طراز اللوحة الأم، ولكن من المفترض أن تجد خيارًا مُدرجًا باسم "إعادة ضبط جميع الإعدادات إلى الوضع الافتراضي" أو خيارًا مشابهًا. اختر هذا الخيار وأكده. بدلاً من ذلك، يمكنك إعادة ضبط بطارية CMOS بالطريقة التقليدية: تحتوي بعض اللوحات الأم على زر إعادة ضبط مُخصص على اللوحة. سيؤدي الضغط عليه (مع الاستمرار) إلى مسح BIOS وإعادة تحميل الإعدادات القياسية. بدلاً من ذلك، يمكنك استخدام كماشة لإزالة بطارية CMOS الصغيرة، وتركها لبضع ثوانٍ، ثم إعادتها إلى مكانها.

الحل 3 - شراء معالج جديد أو إعادة تثبيت ويندوز

Virtual platforms are compute-intensive, thus using several host cores to speed them is obvious. Multiple host cores may be used to perform a simulation at various granularity levels in parallel using the Intel Simics Simulator. Intel will examine a single device model utilizing threading to accelerate the simulator in this blog article. This is a high-level explanation of “workshop-02” threading in the Intel Simics Simulator Training Package. The Intel Simics Simulator Public Release includes the training bundle.Image Credit To Intel

Target System

Parallelizing a computing accelerator subsystem with numerous parallel compute units is their goal. In addition to compute units, a control unit starts and waits for tasks to finish. Software on a processor sets up accelerator memory descriptors and interacts with compute unit and control unit control registers.

Job Structure

The computing accelerator runs tasks from start to finish before accepting new ones. Each task has a serial setup phase, when software creates work descriptors and the control unit starts computing, a parallel compute phase, and a collection phase. According to virtual platform software and hardware, all computing units execute concurrently throughout the computation phase. Work virtual execution duration relies on data amount and should not alter independent of virtual platform operation.

This is easiest to simulate in serial mode, where a host thread operates each compute unit. This is not efficient for this example, but it is durable and, most importantly, straightforward to model. How can this be parallelized?

Standard Simulator Parallelism

Parallelizing a simulation using Intel Simics Simulator works practically easily on any virtual platform. Parallelizing simulated machines in a virtual network is the simplest model technique. Similar to establishing many virtual simulator instances inside a single simulator session. Each machine (or target) operates serially in parallel with other internally serial simulations. Special network-related link objects are used for all machine communication.Image Credit To Intel

Its simplicity in modeling makes this parallelism method appealing. It involves eliminating process-global data (global variables). No two execution threads may access simulation object data concurrently. This was the first sort of parallelism presented in the Intel Simics Simulator over 15 years ago, a simple step from the serial simulator.

This doesn’t help since all computing units are on one target computer. Let CPU cores execute in parallel while serializing devices for enhanced parallelism. This works well for parallel software tasks, as explained in a recent blog on threading on the basic RISC-V virtual architecture.

This paradigm requires parallelism and genuine concurrency, making processor core and memory simulation implementation more complicated. Left unchanged, device models operate like serial simulations.

Unless Intel make a device a “processor” by implementing the simulator processor API, this doesn’t assist with device models. That’s probably excessive and complex.

Actual Details

To parallelize device models, you need further information about the Intel Simics Simulator threading model. The simulator employs “thread domains” to describe parallelism in a single target system. Simulation objects that assume serial execution are placed in a pseudo-serial universe on each target. Serial world code is executed by one thread at a time.

In thread domains outside pseudo-serial, only “thread-aware” objects are permitted. Thread-aware processor cores, interrupt controller models, per-core timers, and memory-management units are common. Simple device types like the computing unit prefer not to since it’s more work.

Thread parallelization

Most software-compute unit interaction does not need parallelization. Software writes and reads configuration and status registers, inexpensive operations without parallelization. A modest local device model remedy is to thread out just the main computing process.

Serial and threaded cases execute compute kernel code on a work buffer similarly. The compute kernel runs in the device model’s buffer on the main simulation thread in serial mode. Threaded offload throws computational work onto a thread “on the side” with a work buffer outside the device model. The overhead of reading and writing words from memory is avoided by constantly using a work buffer.

For most accelerator models, it’s trivial to read all the data from memory to a buffer, calculate, and publish the results. Virtual platforms may read or write arbitrarily huge amounts of memory in a single atomic simulation step. Perhaps not precisely what a hardware direct memory access (DMA) operation looks like, but it seldom matters.

Remember that compute threads are host operating system threads generated for concurrent work. Simulation execution threads handled by the simulator core scheduler execute thread domain simulation work. The host threads are not devoted to thread domains.

Virtual Platform

Threading and Virtual Platform Semantics

Simulation semantics must be considered while implementing a threaded compute kernel. The controller device must tell software whether the compute activity is idle and ready for a new task, processing, or done. Issue a completion interrupt too.

Serial execution makes this simple. Software sees the status update depending on the accelerator’s task size: a delay is calculated and a timed event is delivered. The real work might be done at the start or finish. It is synchronous on the main execution thread with code handling completion.Image Credit To Intel

In a threaded paradigm, computation is asynchronous to the main simulator thread. Compute work completion time is unknown in advance. One solution is to update the model’s visible state when the computation finishes. This makes the simulation non-deterministic and unlike serial.

Better still, start the compute activity immediately and submit an event using the same virtual time as in the serial instance. If the compute thread has not completed by the time the event is triggered, the completion event handler must wait while blocking simulation progress.

A “done flag” is needed to indicate calculation status. Thread-safe access to this flag is the only aspect of the setup that involves thread programming. Everything else is basic serial code.

Practical Mandelbrot Computation

The Intel Simics Simulator Public Release Training package includes the “workshop-02” example that uses this threading paradigm. It includes entire source code and instructions for running and evaluating compute accelerator improvements, including threading.

CPUCores Review with 20 Steam Games – Does it Maximize Your FPS?

CPUCores Software Review with 20 Steam Games Does it Really Work to Maximize Your FPS?

BTR was recently contacted by Tim Sullivan, the creator of CPUCores and given a Steam code to review his software.  It promises quite a lot, but it’s purpose primarily is to “increase your FPS”.  CPU Cores costs $14.99 on Steamand we want to see if it is worth it for a gamer with a fast PC like BTR’s flagship…