#centsdr

CentSDRのかんたんな紹介です。

ワンボードでシンプル

マイクロコントローラ(STM32F3)によるSDR実装

液晶表示にスペクトラムやウォーターフォール、波形表示が可能

CW,SSB,AM,FMステレオ復調

広帯域でアーキテクチャ

ファームウェアソースはgithubで公開

2回目の頒布にあたり基板を改訂しました。右が旧版、左が新版の基板です。

基板サイズを縮小

拡張コネクタを2列から1列にスピーカ用端子の追加

アルミ電解への変更

取り付け穴のサイズをわずかに拡大し、GNDを出した

USBコネクタの取り付けパタン改善

ロータリエンコーダの論理をActive Lowに変更(LED駆動のため)

配線最適化のためミキサーからADCへQ+/Q-をひっくり返した

裏面は、前回同様ブロック図と、各インターフェースの信号パッドを用意してあります。

その他、実験用にこんな変更、追加もあります。(実際の動作は未対応。お問い合わせ無用です)

I2Sの全二重動作を別クロックで行うための配線追加

別形式のLCD用パターン

あくまで実験用の素材ですのでご了承ください。

前回の頒布は半年前でしたが、参加していただいた方には丁寧なレポートを作成していただいて、とてもありがたかったです。

今回の頒布も、前回同様レポートしてくださる方を対象にしています。前回はブログ記事作成などWebでのレポートを必須としていましたが、今回はツイッターなどのSNSや展示に使っていただける方も対象に広げました。

キットは、フルキットではなく、LCDやロータリエンコーダなど、いくつか追加で部品を用意する必要があります(Si5351Aはキットに含まれています)。案内をよくお読みになってください。

是非チャレンジしていただければと思います。

それから、8/4~5のMakerFaireTokyoで展示出展予定です。こちらもよろしければ是非。

参考

FM放送は150kHz程度の帯域幅があるので、もともとfs=48kHzで動作させているCentSDRでは、FM放送は当初は対象外と考えていました。

一方、TLV320AIC3204のチップそのものは192kHz動作をサポートしており、いつかは実験してみたいと思っていました。そのときの想定ではADCは192kHzで動作させて広い帯域幅を利用し、他方オーディオの再生では高いサンプリング周波数は無駄なので、DACは48kHzで動作させることを考えていました。すなわち信号処理において復調処理の過程でダウンサンプリングも行う、すなわちマルチレート処理とするのが、まっとうなプランと考えていました。そのためには若干回路側に改良が必要で、次の版で実験する想定でした。

ところが、いろいろと実験をしていると、HF帯域の中に、邪魔な幅広いノイズが散見されます。その原因がFM放送でした。というのもアナログスイッチをミキサーとして使用している原理上、奇数倍の周波数に感度を持ちます。たとえば、82.5MHzの放送であれば、その1/3である27.5MHzにチューニングすることで信号が入ります。FMモードの復調は実装済みだったので、チューニングしてみると、ほとんどノイズですが、たまに音声がわかるという感じでした。

このノイズだらけの音を聞いていたら、マルチレートの実装にしなくても、全体をえいやっと192kHzで動作させてしまえばイケるかも、と思いついてしばらく試行錯誤してみました。

その過程でわかったのは、TLV320AIC3204はADCを192kHz動作させたとしても、チップの想定する仕様では、デシメーションフィルタの特性で帯域が制限されてしまうということでした。デシメーションフィルタはA,B,Cの3種類用意されており、192Hz動作ではCを選択することが想定されているようです。Cのフィルタは下記のように0.2 x fsの通過帯域しかなく、192kHzで動作させたとしても帯域は±38kHzが上限となってしまいます。

音声アプリケーションであればこれは望ましい特性かもしれませんが、SDRとしてはせっかく192kHzで動作させている意味がありません。

こちらは48kHz、96kHzのときに選べるタイプA、タイプBのフィルタ特性です。理論いっぱいの0.5 x fsまで応答があるのがわかります。

これがわかって、FM放送受信は半ばあきらめかけたのですが、往生際悪くしばらく、オーバーサンプリングの分周比や、DAC側のデシメーションの負荷を下げるための設定パターンなど、いろいろと試行錯誤してみたところ、なんと192kHz動作で広帯域の応答が得られる設定を見つけることができました。使えるフィルタはBタイプです。

これで動かしてみたところ、ちゃんとFM放送がそれなりに受信することができるようになりました。下の動画ではちゃんと音になっているのがわかります。(まだデエンファシスは入っていないため高音がかなり強調された状態です)

192kHzサンプリング動くようになった pic.twitter.com/NYS5LZ1HV3

— TT@北海道 (@edy555)

2018年1月29日

その後、実装の調整をいろいろしており、かなり改善できたと思います。スペクトラムの表示は30fps近く出ており、音楽に合わせてダイナミックにスペクトラムが飛び跳ねるのは、飽きずいくらでも眺めていられます。

ステレオの再生にもチャレンジしています。実装はLPC-Link2でやったFM受信機からの流用です。すこし調整が必要でしたが、パイロット信号のPLLを動作させることができ、一応ステレオにはなりました。が、ノイズが著しく増えてしまいます。原因ですが、おそらく受信帯域の特性がフラットではなく、両側が丸くなだらかに下がっていることがわかっており。このあたりに含まれる副搬送波38kHz付近の成分が劣化しているのだと予想しています。この肩の減衰を補償する処理を追加することを考えています。なんとか、まともなステレオ再生を実現したいと思っています。

もう一つ問題があります。動作中にサンプリングレートを切り替えると、I2SとDMAの関係か、どこかでデータがずれるらしく、IQがひっくり返ったり(症状としては、逆サイドが対称に出たり左右逆になったりする)、バイトがずれるのか全く音にならなくなったりします。何度か切り替えると正常になったりします。これもうまい制御がないか、方法をさぐっているのですが、まだ解が見つかっていません。

もうひとつ本質的な限界は、0Hzの穴です。受信帯域の中央に十数Hz幅の穴が空いており、これがノイズや歪みの原因になります。なので決して高音質にはなりませんので、あくまで実験としてご理解ください。

ところで本日は関西ハムフェスティバルが開催されたそうで、今回キットにチャレンジしていただいたPUPさん、北神電子サービスさん、JL1VNQさんがCentSDRを展示してくださったとのことです。来場者の方で興味を持ってくださった方がいらっしゃったとのことで、ありがたい限りです。貴重な機会をCentSDRに割いていただいたことに御礼申し上げます。

リンク

TLV320AIC3204 Application Reference Guide - Texas Instruments http://www.ti.com/lit/ml/slaa557/slaa557.pdf

Interface 2015年7月号 オール・ソフトウェア無線http://www.kumikomi.net/interface/contents/201507.php

CentSDR関連記事 http://ttrftech.tumblr.com/tagged/CentSDR

CentSDR頒布ページ http://ttrftech.tumblr.com/kit/centsdr

CentSDRキット組み立てレポートまとめ https://togetter.com/li/1191867

関西ハムシンポジウム　２０１８

PUPさんのレポート http://pup.doorblog.jp/archives/51496704.html

JL1VNQさんのレポート http://jl1vnq.blogspot.jp/2018/02/2018_5.html

上の写真はアンテナを接続せず無信号の状態でサンプリングした信号のスペクトラムを表示したものです。無信号にもかかわらず、中央に信号が見えています。内部のSSB復調信号処理の都合上、1.3kHzずれた位置に見えているのですが、ADCから取り込んだ時点では0HzすなわちDC成分です。サンプル値に常に0からのずれが残っている状態となっているわけです。

復調後のオーディオ信号のスペクトラムが下記です。こちらでも0Hzに応答が見えています。

このDCオフセットはADC由来です。本来無信号であればゼロとなってほしいのはずですが、どうしてもさまざまな要因からオフセットが生じてしまいます。無用な成分ですので消してしまうことが望ましい。対策は、DC=0Hzを通さないフィルタ、すなわちHPFを入れることになります。カットオフ周波数は、数Hz程度となるようにします。

HPFを実装する具体的方法ですが、使用しているCodecチップTLV320AIC3204にはDSPブロックが含まれていますので、かなりの自由度でデジタルフィルタを入れることができます。Codec内部のDSPを使うことで、MPUのサイクルを消費せずに済むわけです。下記に基本構成の場合のブロック図を示します。この構成の他にもFIRやIIRなど、さまざまなパターンが用意されています。詳しくはリファレンスガイドをご覧ください。

この図中の”1st Order IIR”が、ADCのDCオフセットを削除するために設けられたフィルタブロックです。DCオフセット削減程度の処理であれば緩い特性でOKですので、1次のIIRで十分というわけです。ここに適切な係数を与えてやればお望みのフィルタ特性が得られます。

このHPF用の係数を設計します。いつものJupyter notebookでやってみます。まずは準備として下記をインポートしておきます。

%matplotlib inline import pylab as pl import numpy as np from scipy import signal

scipy.signalのiirfilter関数を使って、1次のIIRフィルタを、High Pass Filterとして設計します。カットオフ周波数は適当に0.0001と指定していますが、これはナイキスト周波数に対して0.0001、すなわちサンプリング周波数48kHzの場合、ナイキスト周波数は24kHzなので、カットオフは2.4Hzということです。

この周波数特性を確認してみます。両対数グラフにプロットを示します。ちゃんとHPFの形になっていることがわかります。対数なので見えていませんが、0Hzの応答は0となっています。

さて、係数を、DSPに組み込むためには、24ビットの符号付き固定小数点に変換する必要があります。ごにょごにょして、それぞれバイト列に変換します。

b[0] = 0x7f, 0xfa, 0xda b[1] = 0x80, 0x5, 0x26 -a[1] = 0x7f, 0xf5, 0xb5

これをI2C経由でチップに書き込みます。コードを下記に示します。2つのチャネルでレジスタが違いますので、それぞれ同じデータを書き込みます。係数を書き込んだあと、係数バッファを切り替えることでフィルタの動作に反映されます。ADCを動作させながら切り替える場合はこの一手間が必要です。動作開始前に係数を設定するのであればバッファ切り替えは不要です。

const uint8_t adc_iir_filter_dcreject[] = { /* len, page, reg, data.... */ /* left channel C4 - C6 */ 12, 8, 24, /* Pg8 Reg24-35 */ 0x7f, 0xfa, 0xda, 0x00, 0x80, 0x05, 0x26, 0x00, 0x7f, 0xf5, 0xb5, 0x00, /* right channel C36 - C38 */ 12, 9, 32, /* Pg9 Reg 32-43 */ 0x7f, 0xfa, 0xda, 0x00, 0x80, 0x05, 0x26, 0x00, 0x7f, 0xf5, 0xb5, 0x00, 0 /* sentinel */ }; void tlv320aic3204_config_adc_filter() { const uint8_t *p = adc_iir_filter_dcreject; while (*p != 0) { uint8_t len = *p++; uint8_t page = *p++; uint8_t reg = *p++; I2CWrite(AIC3204_ADDR, 0x00, page); while (len-- > 0) I2CWrite(AIC3204_ADDR, reg++, *p++); } I2CWrite(AIC3204_ADDR, 0x00, 0x08); /* Select Page 8 */ I2CWrite(AIC3204_ADDR, 0x01, 0x05); /* ADC Coefficient Buffers will be switched at next frame boundary */ I2CWrite(AIC3204_ADDR, 0x00, 0x00); /* Back to page 0 */ }

これを組み込みます。さきほどと同様に無信号時のスペクトラムを見てみると、DCの信号が消えてちゃんとフラットになっています。

オーディオのスペクトラムを見てみると、0Hzの成分は消えたのですが、別の小さな信号が残っていることがわかります。

信号処理過程の中間の信号を見てみると、またもや0Hzに不要信号が生じていることがわかります。

SSB復調の信号処理ブロック図を示します。ADCで取り込んだ信号をまず最初に1.3kHz周波数シフト、次いでfc=1.3kHzのLPFを通します。最後に、また1.3kHz逆向きに周波数シフトしています。こうして2.6kHz幅の復調帯域幅を得ています。LPFにCMSIS DSPライブラリを使って、6次のBiquad IIRフィルタを実装しています。この内部でDC成分が生じているようです。最後にまた周波数シフトしているので結果として1.3kHz付近の不要信号となっているわけです。

CMSIS DSPライブラリのソースコードを調べてみます。ファイル

CMSIS/DSP_Lib/Source/FilteringFunctions/arm_biquad_cascade_df1_q15.c

にある

arm_biquad_cascade_df1_q15() 関数です(141行目付近)。

固定小数点のシフトを使った計算をしているのですが、適切でない箇所があるようです。2べきの割り算をシフトで行うことはよくやることなのですが、符号の扱いには注意が必要です。たとえば、正の数に対して右シフトを繰り返すと8→4→2→1→0とどんな数も最後には0になります。ところが負の数を右シフトする場合は、-7→-3→-1→-1→-1→-1 と、-1すなわち全ビットが1になったあとは変化しなくなります。このように右シフトによる割り算は、正と負で結果が非対称になっていますので、適切に扱われていないと期待しない結果が生じます。CMSIS DSPライブラリで生じているDCオフセットはこれが原因のようです。

これを回避するため下記の修正(FIXコメントの行)を追加します。0と-1のギャップを埋めるために0.5を足しておくのです。

/* acc += a1 * y[n-1] + a2 * y[n-2] */ acc = __SMLALD(a1, state_out, acc); /* FIX: compensate dc offset caused from bit shift operation */ acc += 1 << lShift; /* The result is converted from 3.29 to 1.31 if postShift = 1, and then saturation is applied */ /* Calc lower part of acc */ acc_l = acc & 0xffffffff; /* Calc upper part of acc */ acc_h = (acc >> 32) & 0xffffffff;

この対策を施すと、無事DC成分が消えました。無信号でオーディオフラットです。やったね!

公式にARMから提供されているCMSIS DSPライブラリといえども、注意して使用する必要があるようです。今回の対策は、LPFを実装する目的には効果がありましたが、一般に適用するには注意が必要かもしれません。

というわけで、同じくDCオフセットに関するトピックでしたが、ハードウェアからソフトウェアまで、いろいろな原因があり得ます。その対策2題でした。

それにしてもスペクトラムが実機で表示できるのはとても便利です。前はデータを取り出してグラフを描いたりしていたのですが、画面を見れば一目で効果がわかります。

おまけでCentSDRのハードウェアブロック図です。若干数のキット頒布の準備をしていますが、なかなか進捗しません。アナウンスをお待ちください。

参考

CentSDRを組み立ててみました http://ttrftech.tumblr.com/post/164219455216/

TLV320AIC3204 Application Reference Guide http://www.ti.com/lit/ml/slaa557/slaa557.pdf

CMSIS DSPライブラリ https://github.com/ARM-software/CMSIS

受信機としての基本的なアーキテクチャはFriskSDRとまったく同じです。ローカル発振器としてSi5351aを使い、ジョンソンカウンタで2相信号を作成、アナログマルチプレクサをミキサとして使います。

もともと53x27mmの基板サイズに詰め込んでいたものを、大きな基板(といっても58x88mm)にゆったりと再配置した感じです。使っている主要な部品はSMDの同じものです。

ディスプレイはカラーグラフィックLCDを採用することにしました。LPC-Link2やNanoVNAで使ったSPI LCD(ILI9431)が実績があるので、またこれを使ってみることにします。操作はロータリーエンコーダのワンノブスタイルです。

MCUは、FriskSDRと同じくSTM32F303の予定です。実時間処理しながらグラフィック描画をするにはMCUが非力ですが、全く不可能というわけではないはずです。

FriskSDRではCodec TLV320AIC3204のADCの前段にあるVGAのみをアンプとして使っていました。シンプルな構成で、たしかに受信機として動作させることはできていたのですが、正直ゲイン不足であることは否めませんでした。そこで今回は、ゲインブロックを追加で一段置いてみることにしました。さらに、RF入力部にはプラグインモジュールを挿せるようにしておいて、アンプを入れたり、フィルタやミキサを置いたりなど、いろいろ実験できることを目論んでいます。

基板の裏面にはシルクでブロック図を描いてみました。表側には対応する部品が載っています。絵に描いたような実装で、眺めるだけで原理がわかると良いなと思っています(ただ、図として見ると、信号の流れが右→左と少し違和感があります)。実験をしやすいよう各信号にアクセスするパッドを各所に設けてみました。パッドとブロック図がちゃんと対応しています。

ソフトウェアはこれからですが、まずは実績のあるChibiOSベースのものを移植することになると思います。

基板はすでに発注して、製造は完了したようです。試作が進んだらまたご報告したいと思います。

実は明日からのMakerFaireTokyoに出展予定です。今回のプロジェクトも展示したいと思っていたのですが、残念ながら輸送が間に合いませんでした。なので今回は新作の実物は展示が無いのですが、資料や、これまで作ったFriskSDRやNanoVNAご覧いただけます。もしお時間ありましたら、是非、東京ビッグサイトへ。ブースの場所はE08-06です。

参考

当初から使用していたのは、2.2’’と小型のパネルでした。小型ゆえにピクセルの密度が高く少し小さめでした。安価に入手可能なので標準的に使用しています。

CentSDRキットの製作レポートを拝見していると、2.8’’のパネルを使用したモジュールがそのまま使えているとの報告がありました。2.2’’は9ピン、2.8’’は14ピンとピン数は違うのですが、9ピン部分は同じ配列になっているので、そのまま使うことができるということでした。さっそく入手してみると、なかなか良さそうです。基板の縦サイズもほぼ一致していてちょうど良い感じです。

液晶モジュールは横にはみ出ます。

こんな感じでピンが余ります。無接続で問題はありません。

この液晶パネルは安価ながら、タッチパネルとコントローラチップが搭載されていて、上記の余ったピンからSPIで制御することができるようです。これを機能するようにするのも試してみたいと思いました。

もう一つ良いと思ったのが、ノイズレベルの低さです。AM放送の中波帯では液晶パネルを原因とするノイズが少し目立っていたのですが、この液晶ではそれが見当たらないのです。写真下が現在入手可能な2.2’’のタイプですが、無信号で最大ゲインの状態だと、こんな感じでゆらゆらとゆれるスイッチングノイズが見えています。右上の2.2’'は以前入手したものですが、こちらはノイズは見えません。品種が違うようで最近は入手できないようです。

それに対して、左上の2.8'’ではノイズが見当たりません。もしかすると他の周波数帯をよく探せば見つかるかもしれませんが、さっと見た限りでは見当たりません。というわけで、ノイズの点でも2.8’'タイプは現時点でオススメと思います。

続いてもう一つ、2.4’’の液晶を基板裏面に取り付けるバージョンです。今回頒布した2nd lot版の基板の裏面にはこんなパターンを用意してありました。

これは液晶パネルのフレキケーブルを接続するためのパターンです。NanoVNAで使用したのと同じ、2.4''タイプの基板無しパネルのみの液晶用です。まだ試していなかったのですが、今回ようやく取り付けてみました。

基板が無いタイプのモジュールですので、とても薄く仕上がります。10mm程度で納まります。

このパネルには抵抗膜タイプのタッチパネルが付いています。回路側には、このタッチパネルをADCで制御するための用意がしてあります。ですのでやろうと思えばタッチ操作を実装しようと思えば可能です。ただ、操作体系を変更するのは、それなりにソフトウェアの実装に気合が必要なので、実装は時間がかかりそうです。なので現在は操作はできず、USBからコマンドを送っての制御のみです。

タッチ操作を実装できればロータリエンコーダは不要になります。基板をカットできるようにレイアウトしてあります。うまくいけばカードサイズの薄型超小型受信機が作れると思っています。

というわけで、2.2’’, 2.4’’, 2.8’’と3種の液晶をCentSDRで試してみました。実際に動かしてみると、単にサイズだけではなく、いろいろと違いが見えてきます。今後の設計の参考にしたいと思います。

参考

計測ですが、SGをPCから制御、CentSDRも同様にPCから制御して、主にチューニング周波数を設定し、計測した電力値を読み取ります。これをスイープしながら自動計測しました。

まずは直線性の結果からです。SGから、-130dBm〜-20dBmの信号を2dBステップで設定しました。周波数は7.5MHzと47.5MHzの二箇所です。CentSDRの周波数応答0Hzの穴を避けるために、1kHzずらしてチューニングしています。

結果をグラフにすると下記のようになりました。周波数の違いで少しずれがありますが、いずれも-120dBm弱から応答があり、およそ-110dB〜-30dBの範囲で直線性が得られています。周波数による偏差はありますが、補正の範囲内です。

直線性は良さそうですので、それでは周波数応答はどうでしょうか。こちらもグラフにしてみました。今度は入力電力を一定として、周波数をスイープさせてプロットします。

入力電力を-80dBmとして500kHzから60MHzまで1MHzステップで、測定値を読み取ります。60MHz は、チューニング可能範囲を超えていますが、どこまでいけるか確認のため上限を超えて振ってみます。結果のプロットが下記です。

低い周波数で少しずれが生じるようです。20MHz以上は、おおむね平坦です。偏差の幅は5dB程度となりました。この程度なら補正が十分可能です。

一方周波数の上限は54MHz程度となり、それ以上では一気に感度がゼロとなります。これは2相クロックを生成している74LVC74が動作しなくなるためです。このときのD-FFへの入力は220MHz程度です。

一方、無入力の場合を確認してみます。-120dBm程度の計測値が得られますが、5MHz以下の部分では、少し持ち上がってます。

10MHz以下について、無入力の場合の応答をみてみます。5MHz以上では-120dBmがフロアですが、5MHz以下では-110dBmから-90dB付近までフロアが上がってきています。このあたりの周波数帯は、おそらくコーデックの動作周波数に近いので、ノイズを拾ってしまうようです。I2Sの接続方法にもうひと工夫が必要かもしれません。

広帯域な種は数特性は確認できましたので、今度は帯域付近の特性を確認してみます。48kHzのサンプリング周波数により、±24kHzの帯域がありますが、その前後を含めてもうすこし広く±40kHzの範囲をプロットしてみます。入力は-50dBmで、CentSDRのチューニングは一定のまま、入力の周波数をスイープします。

そうするとこんな形になりました。デシメーションフィルタの特性が両側の肩の形として見えています。けっこう急峻な特性を持っていることが確認できます。そして注目すべきは中央です。残念な0Hzの穴があります。

帯域内の拡大です。±20kHzで3dB程度下がっているようです。

逆にもっと広い帯域でみてみます。±200kHzだと、すこし離れたところ±100kHzの付近に跳ね返りがあるのがわかります。その内側では-125dBm程度と、減衰極になっているのか、まわりより低いレベルにまで下がっています。

今度は中央0Hzの穴の拡大です。±100Hzの拡大です。ふらつきが大きいので何度か計測して重ねてプロットしています。±40Hzの範囲では10dB以上減衰があることがわかります。

水色のトレースは、条件を変えてあります。キットでは100nFとしていたカップリングキャパシタを1uFに交換して測定したものです。時定数が10倍なので、穴も1/10になっています。特に不都合はみられないので、このくらいの定数とするのが良いかもしれません。

ついでに実験として、192kHzサンプリングの場合の帯域内特性を計測してみました。外側で振幅が下がるのがわかっていましたが、測定してみたら一発です。肩のあたりまで10dB程度も減衰しているのがわかります。グレーのプロットは、48k-spsのトレースを4倍に拡大して対応するように重ねたものです。仕様外の使い方をしているので仕方のないことなのですが、せっかく使えることがわかったので、なんとか活用したいところです。

ちなみに今回の計測は、Pythonでスクリプトを書いて、SGとCentSDRはシリアル経由で制御、ならびに測定値の読み取りを行いました。また、測定結果は、matplotlibでグラフ化しています。すべての作業はJupyter notebookで行っています。Jupyter notebookは作業とメモが同時に行えるのは大変便利です。